JK flip-flop là một khối xây dựng cơ bản trong điện tử kỹ thuật số, được sử dụng rộng rãi để lưu trữ dữ liệu, bộ đếm và thiết kế logic tuần tự. Nó khắc phục những hạn chế của SR flip-flop bằng cách loại bỏ các trạng thái không hợp lệ và cung cấp các chức năng điều khiển linh hoạt như Đặt, Đặt lại, Giữ và Chuyển đổi. Bài viết này giải thích nguyên lý hoạt động, cấu trúc bên trong, bảng sự thật, loại, ứng dụng và cách sử dụng thực tế của nó.
Tổng quan về JK Flip-Flop
JK flip-flop là một mạch logic tuần tự ổn định lưu trữ một bit dữ liệu bằng cách sử dụng hai trạng thái ổn định. Nó có hai đầu vào (J cho Đặt, K để Đặt lại), hai đầu ra (Q và Q ′) và đầu vào đồng hồ (CLK). Đầu vào Cài đặt trước (PR) và Xóa (CLR) tùy chọn cho phép điều khiển không đồng bộ.
Dép xỏ ngón JK hỗ trợ hai chế độ hoạt động:
• Chế độ đồng bộ - Đầu ra chỉ thay đổi trên đầu vào đồng hồ.
• Chế độ không đồng bộ - Cài đặt trước và Xóa ghi đè đồng hồ và buộc đầu ra thay đổi ngay lập tức.
Không giống như một flip-flop SR, flip-flop JK tránh trạng thái không hợp lệ. Khi J = K = 1, nó thực hiện thao tác chuyển đổi, đầu ra sẽ bật mọi xung đồng hồ do phản hồi bên trong.
Bảng sự thật JK Flip-Flop và Bảng trạng thái
Bảng sự thật (với đầu vào không đồng bộ)
Bảng này cho thấy cách đầu ra phản hồi với đầu vào xung nhịp và các điều kiện đặt trước/xóa không đồng bộ.
| PR | CLR | CLK | J | K | Hỏi(n+1) | Hoạt động |
|---|---|---|---|---|---|---|
| 0 | 1 | X | X | X | 1 | Bộ không đồng bộ |
| 1 | 0 | X | X | X | 0 | Đặt lại không đồng bộ |
| 1 | 1 | 0 | X | X | Qn | Không thay đổi |
| 1 | 1 | ↑ | 0 | 0 | Qn | Giữ |
| 1 | 1 | ↑ | 1 | 0 | 1 | Bộ |
| 1 | 1 | ↑ | 0 | 1 | 0 | Đặt lại |
| 1 | 1 | ↑ | 1 | 1 | Hỏi | Chuyển đổi |
Bảng trạng thái (bảng đặc tính và bảng kích thích)
Bảng sự thật có thể được đơn giản hóa thành hai bảng trạng thái quan trọng được sử dụng trong thiết kế và phân tích.
Bảng đặc trưng
Xác định đầu ra trạng thái tiếp theo dựa trên đầu vào và trạng thái hiện tại.
| J | K | Hỏi(n) | Hỏi(n+1) |
|---|---|---|---|
| 0 | 0 | Qn | Qn (Giữ) |
| 1 | 0 | Qn | 1 (bộ) |
| 0 | 1 | Qn | 0 (Đặt lại) |
| 1 | 1 | Qn | Q̅n (Chuyển đổi) |
Phương trình đặc trưng:
Q (n + 1) = J · Q̅n + K̅· Qn
Bảng kích thích
Xác định các đầu vào cần thiết (J, K) để đạt được một quá trình chuyển đổi cụ thể.
| Hỏi(n) | Hỏi(n+1) | J | K |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |
(X = không quan tâm)
Sơ đồ khối của dép xỏ ngón JK
Sơ đồ khối của JK flip-flop cho thấy cách các đầu vào chính và phản hồi bên trong của nó tương tác để kiểm soát đầu ra của nó. Đầu vào J và K xác định các hành động đặt và đặt lại, cho phép đầu ra lưu trữ hoặc thay đổi trạng thái dựa trên logic đầu vào. Tín hiệu Đồng hồ (CLK) đồng bộ hóa các hoạt động này để các thay đổi chỉ xảy ra ở các chuyển đổi đồng hồ cụ thể, đảm bảo thời gian có thể dự đoán được trong các mạch kỹ thuật số.
Ngoài các đầu vào chính này, JK flip-flop cũng có thể bao gồm các đầu vào điều khiển không đồng bộ: Preset (PR) và Clear (CLR). Các đầu vào này có thể ngay lập tức buộc đầu ra đến logic 1 hoặc logic 0, bất kể trạng thái đồng hồ, làm cho chúng hữu ích cho việc khởi tạo mạch. Một tính năng đặc biệt của JK flip-flop là đường dẫn phản hồi bên trong của nó, trong đó đầu ra hiện tại Q được đưa trở lại mạng logic. Phản hồi này cho phép hành động chuyển đổi khi cả J và K đều được đặt thành 1, cho phép đầu ra xen kẽ trạng thái trên mỗi xung đồng hồ.
Biểu tượng logic JK Flip-Flop & Sơ đồ pin
Biểu tượng logic
Biểu tượng logic làm nổi bật:
• Hai đầu vào: J (Đặt) và K (Đặt lại)
• Một đầu vào đồng hồ với điểm đánh dấu kích hoạt cạnh (biểu tượng hình tam giác, thường có bong bóng nếu hoạt động thấp)
• Đầu vào không đồng bộ tùy chọn: PR (Cài đặt trước) và CLR (Xóa)
• Hai đầu ra: Q và Q ′ (bổ sung)
Sơ đồ chân (Ví dụ:ample: IC dép xỏ ngón 74LS76 JK)
Sơ đồ chân cho thấy cách dép xỏ ngón JK được triển khai trong các gói IC như DIP-14.
| Số pin | Tên ghim | Mô tả |
|---|---|---|
| 1 | CLR₁ | Xóa không đồng bộ (Active LOW) cho dép xỏ ngón 1 |
| 2 | K₁ | Đầu vào K cho dép xỏ ngón 1 |
| 3 | J₁ | Đầu vào J cho dép xỏ ngón 1 |
| 4 | CLK₁ | Đầu vào đồng hồ cho dép xỏ ngón 1 |
| 5 | PR₁ | Cài đặt trước không đồng bộ (Active LOW) cho Flip-Flop 1 |
| 6 | Hỏi ₁ | Đầu ra Q cho dép xỏ ngón 1 |
| 7 | GND | Mặt đất |
| 8 | Quý ₂ | Đầu ra Q cho dép xỏ ngón 2 |
| 9 | PR₂ | Cài đặt trước không đồng bộ (Active LOW) cho Flip-Dlop 2 |
| 10 | CLK₂ | Đầu vào đồng hồ cho Flip-Flop 2 |
| 11 | J₂ | Đầu vào J cho Dép xỏ ngón 2 |
| 12 | K₂ | Đầu vào K cho Dép xỏ ngón 2 |
| 13 | CLR₂ | Clear không đồng bộ (Active LOW) cho Flip-Dlop 2 |
| 14 | VCC | Cung cấp tích cực Voltage |
Dép xỏ ngón Master–Slave JK
Một thách thức phổ biến trong dép xỏ ngón JK là tình trạng vòng đua, xảy ra khi cả hai đầu vào đều CAO (J = K = 1) và xung đồng hồ vẫn CAO đủ lâu để đầu ra chuyển đổi liên tục trong một chu kỳ. Điều này dẫn đến hành vi không ổn định.
Cấu hình Master–Slave đảm bảo chỉ có một thay đổi đầu ra cho mỗi xung đồng hồ và ngăn chặn các dao động không mong muốn ngay cả khi J = K = 1. Phương pháp này kiểm soát vấn đề xung quanh cuộc đua bằng cách chia hoạt động thành hai giai đoạn: Master phản hồi khi CLK = CAO và Slave cập nhật khi CLK = THẤP.
Để biết các phương pháp điều khiển đồng hồ nâng cao hơn cũng ngăn chặn cuộc đua, hãy xem Phần 9 (Phương pháp kích hoạt).
Phương pháp kích hoạt JK Flip-Flop
Flip-flop JK trực tiếp sử dụng đồng hồ kích hoạt mức có thể gặp phải một vấn đề gọi là cuộc đua, xảy ra khi J = K = 1 trong khi đồng hồ vẫn CAO đủ lâu để đầu ra chuyển đổi liên tục trong một xung đồng hồ duy nhất. Điều này dẫn đến hoạt động không ổn định.
Để loại bỏ vấn đề này, hai chiến lược kích hoạt được sử dụng:
| Loại kích hoạt | Mô tả | Phòng ngừa xung quanh cuộc đua | Cách sử dụng |
|---|---|---|---|
| Chủ – Nô lệ JK | Hai chốt xếp tầng; Master hoạt động trên đồng hồ CAO, Slave trên THẤP | Giới hạn chuyển đổi thành một lần mỗi chu kỳ | Mạch giáo dục, tốc độ vừa phải |
| JK kích hoạt cạnh | Chỉ chụp đầu vào trên cạnh đồng hồ ↑ hoặc ↓ | Loại bỏ hoàn toàn các cuộc đua xung quanh | Hệ thống đồng bộ hiện đại |
Bảng hành vi cạnh đồng hồ
| Cạnh đồng hồ | J | K | Hỏi(n+1) |
|---|---|---|---|
| Không cạnh | X | X | Qn (Giữ) |
| ↑ hoặc ↓ | 0 | 0 | Qn |
| ↑ hoặc ↓ | 1 | 0 | 1 (bộ) |
| ↑ hoặc ↓ | 0 | 1 | 0 (Đặt lại) |
| ↑ hoặc ↓ | 1 | 1 | Q̅n (Chuyển đổi) |
Dép xỏ ngón JK được kích hoạt cạnh thống trị các thiết kế kỹ thuật số thực tế vì chúng đảm bảo chuyển đổi rõ ràng và khả năng tương thích với kiến trúc đồng hồ đồng bộ.
Sơ đồ thời gian dép xỏ ngón JK
Sơ đồ thời gian cho thấy đầu ra của JK flip-flop thay đổi như thế nào để đáp ứng với các biến thể trong đồng hồ (CLK) và tín hiệu đầu vào (J và K) theo thời gian. Nó là một công cụ có giá trị để hiểu hành vi của flip-flop trong các mạch đồng bộ.
Trong mỗi cạnh đồng hồ hoạt động (thường là cạnh tăng, ↑), flip-flop lấy mẫu đầu vào và cập nhật đầu ra Q theo các quy tắc sau:
• J = 0, K = 0 → Trạng thái giữ (đầu ra không thay đổi)
• J = 1, K = 0 → Set (Q trở thành 1)
• J = 0, K = 1 → Đặt lại (Q trở thành 0)
• J = 1, K = 1 → Chuyển đổi (Q chuyển sang giá trị ngược lại của nó)
Một sơ đồ thời gian flip-flop JK điển hình bao gồm:
• Dạng sóng đồng hồ (CLK) - xác định thời điểm cập nhật đầu ra xảy ra
• Tín hiệu đầu vào (J và K) - hiển thị trạng thái đầu vào theo thời gian
• Tín hiệu đầu ra (Q và Q ′) - hiển thị chuyển đổi trạng thái rõ ràng dựa trên đầu vào và đồng hồ
Sơ đồ này giúp trực quan hóa trình tự thay đổi trạng thái, giúp phân tích các vấn đề về thời gian, xác minh hành vi đồng bộ và hiểu các yêu cầu về thiết lập và giữ thời gian trong thiết kế kỹ thuật số dễ dàng hơn.
JK Flip-Flop sử dụng NAND Gates
Một flip-flop JK có thể được xây dựng bằng cách sử dụng các cổng NAND cơ bản, điều này tiết lộ cách thiết bị hoạt động bên trong ở cấp độ cổng. Việc triển khai này thường được sử dụng trong giáo dục logic kỹ thuật số vì nó thể hiện cách phản hồi và điều khiển đồng hồ hoạt động để tạo ra các mạch tuần tự ổn định.
Logic nội bộ được xây dựng bằng cách sử dụng:
• Hai cổng NAND ghép chéo tạo thành chốt lưỡng ổn cơ bản.
• Hai cổng NAND bổ sung để xử lý đầu vào J và K cùng với phản hồi đầu ra trước đó.
• Cổng NAND được điều khiển bằng đồng hồ chỉ cho phép thay đổi trạng thái khi tín hiệu đồng hồ đang hoạt động, đảm bảo hoạt động đồng bộ.
Hành vi chức năng
• Logic phản hồi ngăn chặn các trạng thái không hợp lệ - Không giống như chốt SR, cấu hình JK xử lý an toàn tất cả các kết hợp đầu vào.
• Chuyển đổi hành động cho J = K = 1 - Phản hồi bên trong xen kẽ trạng thái đầu ra trên mỗi xung đồng hồ đang hoạt động.
• Hoạt động đồng bộ - Đầu vào đồng hồ đảm bảo đầu ra chỉ thay đổi vào những thời điểm xác định, cho phép tích hợp với các mạch logic tuần tự khác.
Cấu trúc cấp cổng này giúp giải thích tại sao JK flip-flop được coi là phổ biến và đáng tin cậy. Tuy nhiên, do cấu trúc tương đối phức tạp và độ trễ lan truyền, các hệ thống kỹ thuật số thực tế thường sử dụng dép xỏ ngón JK kích hoạt cạnh hoặc các phiên bản IC tích hợp thay vì xây dựng chúng từ các cổng rời rạc.
Trong khi JK flip-flop cấp cổng giải thích logic nội bộ, các hệ thống kỹ thuật số thực tế cũng phải giải quyết các vấn đề về thời gian như cuộc đua. Điều này dẫn đến các kỹ thuật kích hoạt được cải thiện sẽ được thảo luận tiếp theo.
IC dép xỏ ngón JK phổ biến
Dép xỏ ngón JK có sẵn dưới dạng mạch tích hợp (IC) trong cả hai dòng TTL (Transistor–Transistor Logic) và CMOS. Các IC này thường được sử dụng trong bộ đếm, bộ chia tần số, thanh ghi dịch chuyển và mạch điều khiển bộ nhớ.
| Số IC | Gia đình Logic | Mô tả |
|---|---|---|
| 74LS73 | TTL | Flip-flop JK kép với Clear không đồng bộ; Được sử dụng trong các ứng dụng logic tuần tự cơ bản |
| 74LS76 | TTL | Flip-flop JK kép với Preset và Clear không đồng bộ; Cho phép kiểm soát bên ngoài các trạng thái ban đầu |
| 74LS107 | TTL | Flip-flop JK kép với khả năng Xóa và chuyển đổi hoạt động thấp; Lý tưởng cho bộ đếm chia cho 2 |
| CD4027B | CMOS | Flip-flop JK kép với Set và Reset; Cung cấp mức tiêu thụ điện năng thấp và dải điện áp rộng |
Ứng dụng của dép xỏ ngón JK
Dép xỏ ngón JK được sử dụng rộng rãi vì chúng có thể hoạt động như các phần tử bộ nhớ, thiết bị chuyển đổi và bộ đếm đồng bộ. Các ứng dụng phổ biến bao gồm:
• Phân chia tần số và bộ đếm - Chia tần số xung nhịp cho 2 ở chế độ chuyển đổi
• Thanh ghi dịch chuyển - Được sử dụng trong chuyển đổi dữ liệu nối tiếp-song song
• Máy trạng thái (FSM) – Logic trình tự điều khiển trong hệ thống kỹ thuật số
• Điều hòa tín hiệu - Công tắc cơ học dội lại
• Định hình xung đồng hồ - Tạo tín hiệu sóng vuông
So sánh dép xỏ ngón JK và SR, D và T
| Tính năng | Dép xỏ ngón JK | Dép xỏ ngón SR | D Dép xỏ ngón | Dép xỏ ngón T |
|---|---|---|---|---|
| Đầu vào | J, K | S, R | D | T |
| Trạng thái không hợp lệ | Không có | S=R=1 không hợp lệ | Không có | Không có |
| Chế độ hoạt động | Đặt, Đặt lại, Chuyển đổi | Đặt, Đặt lại | Truyền dữ liệu | Chỉ chuyển đổi |
| Trường hợp sử dụng | Bộ đếm, Sổ đăng ký | Chốt đơn giản | Bộ nhớ, thanh ghi ca | Bộ đếm |
| Độ phức tạp | Trung bình | Đơn giản | Đơn giản | Rất đơn giản |
| Hỗ trợ kích hoạt cạnh | Có | Có | Có | Có |
Dép xỏ ngón JK là linh hoạt nhất trong số tất cả các loại dép xỏ ngón. Nó có thể mô phỏng các chức năng của dép xỏ ngón SR, D và T và được sử dụng rộng rãi trong bộ đếm và mạch điều khiển kỹ thuật số.
Khắc phục sự cố và các lỗi thiết kế thường gặp
| Vấn đề thường gặp | Mô tả | Giải pháp |
|---|---|---|
| Lỗi đồng bộ hóa đồng hồ | Nhiều dép xỏ ngón sử dụng đồng hồ không đồng bộ gây ra sự không khớp về thời gian | Sử dụng một nguồn đồng hồ toàn cầu duy nhất** |
| Tiếng ồn đầu vào hoặc bật công tắc | Đầu vào ồn ào hoặc công tắc cơ học gây ra kích hoạt sai | Thêm mạch chống nảy hoặc bộ lọc RC |
| Chân đặt trước nổi / Xóa (PR / CLR) | Đầu vào không đồng bộ không được kết nối gây ra đầu ra không thể đoán trước | Gắn PR/CLR không sử dụng với các mức logic đã xác định |
| Thiết lập và tạm dừng vi phạm thời gian | Thay đổi J/K quá gần với quá trình chuyển đổi đồng hồ dẫn đến siêu ổn định | Giữ đầu vào ổn định trước và sau cạnh đồng hồ |
Kết luận
JK flip-flop vẫn là một thiết bị linh hoạt và đáng tin cậy trong các hệ thống kỹ thuật số hiện đại do khả năng chuyển đổi trạng thái và xử lý các hoạt động đồng bộ và không đồng bộ. Cho dù được thực hiện bằng cổng logic hay mạch tích hợp, nó được sử dụng trong bộ đếm, thanh ghi và mạch điều khiển. Hiểu được hành vi và thời gian của nó giúp bạn thiết kế các ứng dụng logic tuần tự ổn định và hiệu quả.
Câu hỏi thường gặp [FAQ]
Tại sao dép xỏ ngón JK được gọi là "dép xỏ ngón phổ quát"?
Flip-flop JK được gọi là flip-flop phổ quát vì nó có thể thực hiện các chức năng của flip-flop SR, D và T bằng cách cấu hình đầu vào J và K của nó. Điều này làm cho nó có thể thích ứng với các ứng dụng logic tuần tự khác nhau.
Sự khác biệt chính giữa dép xỏ ngón JK kích hoạt cấp độ và dép xỏ ngón kích hoạt cạnh là gì?
Flip-flop JK được kích hoạt theo mức phản hồi với toàn bộ mức CAO hoặc THẤP của xung đồng hồ, trong khi flip-flop JK được kích hoạt cạnh chỉ cập nhật đầu ra của nó ở cạnh tăng hoặc giảm, ngăn chặn các vấn đề xung quanh cuộc đua.
Làm thế nào để bạn chuyển đổi dép xỏ ngón JK thành dép xỏ ngón D?
Một flip-flop JK có thể hoạt động giống như một flip-flop D bằng cách kết nối J = D và K = D′. Điều này buộc đầu ra phải tuân theo đầu vào, bắt chước hành vi truyền dữ liệu của D flip-flop.
Điều gì gây ra sự siêu ổn định trong dép xỏ ngón JK?
Siêu ổn định xảy ra khi đầu vào J và K thay đổi quá gần với quá trình chuyển đổi đồng hồ, vi phạm thời gian thiết lập hoặc giữ. Điều này có thể dẫn đến trạng thái đầu ra không thể đoán trước hoặc dao động.
Dép xỏ ngón JK có thể được sử dụng để phân chia tần số không?
Có. Khi cả hai đầu vào J và K đều được hòa CAO (J = K = 1), JK flip-flop sẽ chuyển đổi đầu ra của nó trên mọi xung đồng hồ. Điều này chia tần số xung nhịp cho 2, làm cho nó hữu ích trong bộ đếm kỹ thuật số và bộ chia tần số.